Gera von XAOC Devices ist eine Komponente des Leibniz-Subsystems, die die Maskierung einzelner Bits der digitalen Daten durch logische UND-Verknüpfung ermöglicht. Das Modul verfügt über acht Gate-Eingänge mit denen die einzelnen Datenbits beeinflusst werden, sowie acht beleuchtete Taster zur manuellen Invertierung jedes Steuereingangs. Bei Anschluss an Drezno, der eine Wellenform oder eine Spannung verarbeitet, führt die Maskierung der einzelnen Bits zu verschiedenen Formen der Quantisierung. Die Bitverarbeitungslogik in Gera ist hardwarebasiert, daher gibt es praktisch keine Latenz, und die binären Signale können sich bei extremen Raten ändern.